Fecha de publicación: 01/09/2011
Normalización mecánica de dispositivos semiconductores. Parte 6-17: Reglas generales para la preparación de los diseños de los paquetes de dispositivos semiconductores de montaje en superficie. Guía de diseño para paquetes en pila. Matriz de rejilla de bola de paso fino y matriz de rejilla de nodo de paso fino (P-PFBGA and P-PFLGA) (Ratificada por AENOR en septiembre de 2011.)
La norma UNE-EN 60191-6-17:2011 establece las reglas generales para la preparación de los diseños de paquetes de dispositivos semiconductores de montaje en superficie, específicamente para paquetes en pila con matriz de rejilla de bola de paso fino y matriz de rejilla de nodo de paso fino (P-PFBGA and P-PFLGA).
La norma proporciona una guía detallada para el diseño de estos paquetes, incluyendo la selección de materiales, la geometría del paquete y las características de soldadura. También se establecen los requisitos para la resistencia mecánica, la estabilidad térmica y la compatibilidad con los procesos de montaje en superficie.
La norma es aplicable a cualquier dispositivo semiconductor que requiera un paquete de montaje en superficie y se destina a fabricantes de dispositivos semiconductores, diseñadores de circuitos electrónicos y proveedores de servicios de ensamblado y montaje.
En cuanto al contenido del documento, se considera un borrador (contiene DC) y su ratificación por AENOR en septiembre de 2011 confirma la validez y la utilidad práctica de las reglas establecidas en esta norma.
gracias, por fin encontre la normativa entera, lo unico que hay que hacerlo con el navegador opera gx como indica pero bueno...
gracias, es dificil de encontrar sin pagar